Édition mai 2015 – Vol.7 no.5

Financement de notre regroupement
La direction du ReSMiQ attendait la décision du Fonds de recherche du Québec – Nature et technologies (FRQNT) concernant la demande de renouvèlement de la subvention de notre regroupement stratégique. Le FRQNT nous a récemment communiqué la décision de renouveler la subvention du ReSMiQ pour les 6 prochaines années avec une contribution de 432 000$ annuellement. Lors de ce processus de renouvèlement le ReSMiQ a reçu la plus haute note dans chacun des critères d’évaluation et le plus haut montant alloué par le FRQNT dans le concours 2015-2016. La direction du centre tient à remercier tous ceux qui ont contribué à faire évoluer ReSMiQ et à fournir de l’aide tout le long de la production de cette demande. Plus de détails

Colloque ReSMiQ 2015 à Rimouski
C’est dans le cadre du 83e congrès de l’ACFAS à Rimouski que nous avons organisé notre colloque annuel. C’est avec un grand enthousiasme que nous avons reçu nos conférenciers invités, dont les professeurs Mohamed Bahoura de l’UQAR et Wei Shi de l’Université Laval, ainsi que la quarentaine de participants qui y ont assisté. À cette occasion, dix-sept étudiants du ReSMiQ ont participé au concours d’affiches scientifiques et le comité de sélection a été impressionné par la grande qualité des travaux présentés. De plus, 3 d’entre eux ont bénéficié d’un prix pour récompenser l’excellence de leurs présentations. Nous en profitons pour vous donner rendez-vous lors du prochain congrès de l’ACFAS qui se tiendra à l’UQAM en mai 2016. Voir le programme détaillé

Mini-symposium en microfluidique à l’Université Laval
Nous avons soutenu la demi-journée microfluidique qui s’est tenue à l’Université Laval le 27 mai dernier devant une quarantaine de participants. Organisé par Dr. Miled de l’Université Laval et commandité par CMC Microsystèmes et IEEE Québec dans le but de promouvoir la recherche en microfluidique. Le programme incluait une conférence de marque offerte par Dr. Juncker de McGill, une présentation par B. Mallard de CMC Microsystèmes, une session de présentation d’affiches avec remise de prix et enfin une table ronde sur le sujet. Plus de détails
microfluidic_ULavalDe gauche à droite: Paul Fortier, Président IEEE-Québec, Amine Miled Co-président du réseau de recherche en microfluidique à l’université Laval et du chapitre IEEE-EMBS/CAS Québec, David Juncker, Conférencier invité de l’Univ. McGill, Jesse Greener, Co-président du réseau de recherche en microfluidique à l’université Laval, Robert Mallard, CMC Microsystèmes.

Cours intensif ReSMiQ
CGalupMontoroCarlos Galup Montoro de l’Universidade Federal de Santa Catarina au Brésil a présenté le cours intensif intitulé «Ultra-Low-Voltage (ULV) IC Design» à Polytechnique Montréal dans le cadre de nos activités de formation en collaboration avec les chapitres IEEE de Montréal des sociétés Solid State Circuits (SSC) et Circuits and Systems (CAS). Voir le résumé de la présentation

NOUVELLES DES MEMBRES

Rayonnement
– Dr. Sawan de Polytechnique a offert deux conférences de marques lors de la 6e conférence MCETECH (Montréal) et de la conférence CIIA’2015 (Algérie).
Détails pour MCETECH / Détails pour CIIA’2015

Réussites
– Dr. Fréchette de l’Université de Sherbrooke dirige les travaux d’Andréane D’Arcy-Lepage et de Mahmood R. S. Shirazi qui ont respectivement remporté le second prix lors de la compétition d’affiche pour étudiant du 1er cycle et le prix du choix du public de l’ASME-IMECE 2014 tenu à Montréal.

– Dr. Sawan de Polytechnique Montréal à reçu le prix Shanghai Municipality International Collaboration Award. Plus de détails

– Dr. Gosselin et Dr. Shi de l’université Laval et Dr. Sawan et Dr. Savaria de Polytechnique Montréal ainsi que 4 autres collègues obtiennent le financement de la Fondation canadienne pour l’innovation pour le développement d’infrastructures de recherche partagées à l’Université Laval.

– Dr. Izquierdo, Dr. Deslandes, Dr. Nabki and Dr. Boukadoum de l’Université du Québec à Montréal obtiennent le financement de la fondation canadienne pour l’innovation pour le projet « Plateforme pour la conception, la caractérisation et l’intégration de dispositifs nanoscopiques dans des microsystèmes ».

– Dr. Massicotte de l’Université du Québec à Trois-Rivières obtient une subvention ENGAGE du CRSNG avec Simaudio.com.

– Dr. Gosselin et Dr. Miled de l’université Laval ont été récompensé du prix du meilleur chapitre 2015 de la société IEEE Engineering in Medicine & Biology.

Plate_J_Innovation-2015_27_03_15
Plate_Newcas_Greoble_24_11_14

ACTIVITÉS DU RESMIQ

Bourses et prix
– Concours de démonstration technique (JIR2015)

Les étudiants de premier cycle et de cycles supérieurs des institutions d’enseignement ou d’un collège/CEGEP du Québec sont invités à participer au prochain concours dans le cadre de la 4e édition de la journée de l’innovation en soumettant leur projet. Plus de 5000$ en prix à gagner.
DATE LIMITE DE DÉPÔT: 10 juin 2015
Plus de détails


SIGNAL est le principal outil de diffusion de nouvelles du Regroupement Stratégique en Microsystèmes du Québec (ReSMiQ). Ce bulletin se veut un lien entre les membres du ReSMiQ et toute autre personne intéressée par la recherche et l’innovation dans le domaine des microsystèmes. Nous nous engageons à valoriser les travaux de nos membres et augmenter la visibilité du ReSMiQ.

ReSMiQ est un regroupement de chercheurs au sein d’un centre de recherche interuniversitaire qui peut compter sur le soutien du Fonds de recherche du Québec – Nature et technologies (FRQNT) et de dix (10) universités québécoises impliquées dans la recherche sur les microsystèmes.

Publié dans Non classifié(e)

CONFÉRENCES À SURVEILLER

2023 International Conference on Microelectronics (ICM)
du 17 au 20 décembre 2023, Abu Dhabi, Emirats Arabes Unis.
Tous les détails

2023 IEEE 11th International Conference on Systems and Control (ICSC)
du 18 au 20 décembre 2023, Sousse, Tunisie.
Tous les détails

2024 37th International Conference on VLSI Design and 2024 23rd International Conference on Embedded Systems (VLSID)
du 6 au 10 janvier 2024, Calcutta, Inde.
Tous les détails

2024 IEEE International Solid-State Circuits Conference (ISSCC)
du 18 au 22 février 2024, San Francisco, Californie, É.-U.
Tous les détails

2024 IEEE 15th Latin America Symposium on Circuits and Systems (LASCAS)
du 27 février au 1 mars 2024, Punta del Este, Uruguay
Tous les détails

2024 IEEE Custom Integrated Circuits Conference (CICC)
du 21 au 24 avril 2024, Denver, Colorado, É.-U.
Tous les détails

2024 IEEE 6th International Conference on AI Circuits and Systems (AICAS)
du 22 au 25 avril 2024, Abu Dhabi, Emirats Arabes Unis.
Tous les détails

2024 9th International Conference on Integrated Circuits, Design, and Verification (ICDV)
du 6 au 7 juin 2024, Hanoi, Vietnam.
Tous les détails

2024 61st ACM/IEEE Design Automation Conference (DAC)
du 23 au 27 juin 2024, San Francisco, Californie, É.-U.
Tous les détails

2024 IEEE International Conference on Multimedia and Expo (ICME)
du 15 au 19 juillet 2024, Niagara Falls, Ontario, Canada.
Tous les détails

PROFIL DES MEMBRES

Prof. Claude Thibeault
École de technologie supérieure
Membre du ReSMiQ depuis 1992

Claude ThibeaultLe Pr Claude Thibeault a reçu le doctorat en Génie électrique de l'École Polytechnique de Montréal, Canada. Il est actuellement professeur titulaire au Département de génie électrique de l'École de technologie supérieure à Montréal, Canada. Il a dirigé avec succès plusieurs projets de recherche supportés par l'industrie pour développer des prototypes et des produits de communication sans fil, de vidéo numérique et de détection radar, entre autres. Ses intérêts de recherche portent sur les méthodologies de conception et vérification de ciblant les ASIC et FPGA, l’effet des radiations, les stratégies de tolérance aux défectuosités, ainsi que les tests et diagnostics de circuits intégrés basés sur le courant. Il détient 13 brevets et a publié plus de 130 articles de revues et conférences avec comité de lecture, qui ont été cités plus de 730 fois. Il est coauteur d’articles qui ont été sélectionnés comme les meilleurs dans leur catégorie lors des conférences internationales. Le Pr Thibeault a été membre du comité organisateur dans diverses conférences, dont le IEEE VLSI Test Symposium, pour lequel il a été le président du programme en 2010-2012, et le président général en 2014-2015.
En savoir plus

Voici une sélection de ses publications dans les dernières années, suivie d’un article représentatif de ses travaux de recherche.

Ghodbane, A, Saad, M., Boland, J.F. Et Thibeault, C., “Applied actuator fault accommodation in flight control systems using fault reconstruction based FDD and SMC reconfiguration “, International Journal of Computer, Information, Systems and Control Engineering, vol. 8, no. 7. p.1044-1049, 2014.

Hoque, K. A., Mohamed, O.A., Savaria, Y., Thibeault, C., “Early Analysis of Soft Error Effects for Aerospace Applications Using Probabilistic Model Checking”, Formal Techniques for Safety-Critical Systems, Springer, 2014.

Tazi F.Z., Thibeault, C., Savaria, Y., Pichette, S., Audet, Y., “On Extra Delays Affecting I/O blocks of an SRAM FPGA Due to Ionizing Radiations”, IEEE Trans. on Nuclear Science, Vol. 61, No. 6, pp.3138-3145, 2014

Darvishi, M., Audet, Y., Blaquière, Y., Thibeault, C., Pichette, S., Tazi F.Z., “Circuit Level Modeling of Extra Combinational Delays in SRAM-Based FPGAs Due to Transient Ionizing Radiation”, IEEE Trans. On Nuclear Science, vol. 61, no 6, p. 3535-3542, 2014

Sarkis, G., Giard, P., Thibeault, C., Gross, W., “Fast Polar Decoders: Algorithm and Implementation”, IEEE JOURNAL on Selected Areas in Comm.,vol 32, no 5, p. 946-957, 2014.

Hobeika, C., Pichette, S., Ghodbane, A., Thibeault, C., Audet, Y., Saad, M., Boland, J.F., “Flight Control Fault Models Based on SEU Emulation”, SAE Int. J. Aerosp. 6(2):643-649, 2013.

Thibeault, C., Hariri, Y., Hasan, S.R., Hobeika, C., Savaria, Y., Audet, Y., Tazi F.Z., “A Library-Based Early Soft Error Rate Estimation Technique for SRAM-based FPGA Design”, Journal of Electronic Testing: Theory and Applications, Springer, vol. 29, no. 4, p. 457-471, 2013

TRAVAUX DE RECHERCHE

Fast Polar Decoders: Algorithm and Implementation

Polar codes are the first error-correcting codes with an explicit construction to provably achieve the symmetric capacity of memoryless channels. They have two properties that are of interest to data storage systems: a very low error-floor due to their large stopping distance, and low-complexity implementations. However, polar codes have two drawbacks: their performance at short to moderate lengths is inferior to that of other codes, such as low-density parity-check (LDPC) codes; and their low-complexity decoding algorithm, successive-cancellation (SC), is serial in nature, leading to low decoding throughput. In this work, we focus on improving the throughput of polar decoders. By building on the ideas used for SSC and ML-SSC decoding, namely decoding constituent codes without recursion, and recognizing further classes of constituent codes that can be directly decoded, we present a polar decoder that, for a (32768, 29492) code, is 40 times faster than the best SC decoder when implemented on the same field-programmable gate-array (FPGA). For a (16384, 14746) code, our decoder is more than 8 times faster than the state of the art polar decoder in litterature, again when implemented on the same FPGA. Additionally, the proposed decoder is flexible and can decode any polar code of a given length.

The overall architecture of our decoder is shown in Fig. 1. At the beginning, the instructions (program) are loaded into the instruction RAM (instruction memory) and fetched by the controller (instruction decoder). The controller then signals the channel loader to load channel LLRs into memory, and data processing unit (ALU) to perform the correct function. The processing unit accesses data in Formula and Formula-RAMs (data memory). The estimated codeword is buffered into the codeword RAM which is accessible from outside the decoder. By using a pre-compiled list of instructions, the controller is reduced to fetching and decoding instructions, tracking which stage is currently decoded, initiating channel LLR loading, and triggering the processing unit. In Tables I, II and III are shown comparisons of simulations results from this work and the state-of-the-art works reported in literature using SP-SC, TPSC, and LDPC codes, respectively.

Vol-7-N5_1
Fig. 1. The top-level architecture of the decoder.

Vol-7-N5_2
Table I. Information Throughput Comparison for Codes of Length 32768 on the Altera Stratix IV EP4SGX530KH40C2.

Vol-7-N5_3
Table II. Post-Fitting and Information Throughput Results for a (16384, 14746) Code on the Altera Stratix IV EP4SGX530KH40C2.

Vol-7-N5_4
Table III. Comparison with an LDPC Code of Similar Error Correcting Performance, on the XILINX Virtex VI XC6VLX550TL.